五月天天色_四虎在线观看_国产成人综合网_天天玩天天操天天射_欧美理论在线观看_逼逼av

1)負(fù)責(zé)Altera、Xilinx、復(fù)旦微等平臺(tái)FPGA軟件基礎(chǔ)構(gòu)架設(shè)計(jì)、開(kāi)發(fā)和升級(jí)維護(hù)工作；

2)負(fù)責(zé)模塊間的聯(lián)調(diào)測(cè)試、配合嵌入式工程師完成完成產(chǎn)品的軟件集成與測(cè)試；

3)負(fù)責(zé)各種設(shè)計(jì)文檔、接口文檔及仿真測(cè)試文檔的編寫(xiě)；

4)負(fù)責(zé)與總體單位的技術(shù)溝通。

任職要求：

1)軟件工程、電子、通信、自動(dòng)化、計(jì)算機(jī)等相關(guān)專(zhuān)業(yè)；

2)碩士學(xué)歷，具有5年以上FPGA或者ASIC開(kāi)發(fā)經(jīng)驗(yàn)，或本科學(xué)歷，具有十年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn)，具有北斗、導(dǎo)航領(lǐng)域邏輯開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先；

3)精通Verilog/VHDL語(yǔ)言、RTL設(shè)計(jì)，有大規(guī)模邏輯時(shí)序約束設(shè)計(jì)經(jīng)驗(yàn)，能讀懂電路原理圖；

4)熟練使用Quartus ii /ISE-Vivado/Modelsim/synplify等EDA工具，有RGMII、SGMII網(wǎng)絡(luò)接口PHY芯片開(kāi)發(fā)經(jīng)驗(yàn)，熟悉網(wǎng)絡(luò)協(xié)議棧開(kāi)發(fā)；

5)熟悉使用邏輯分析儀、示波器、頻譜儀和信號(hào)發(fā)生器等調(diào)試工具。

職位福利：五險(xiǎn)一金、帶薪年假、補(bǔ)充醫(yī)療保險(xiǎn)、定期體檢、節(jié)日福利